Intel Core架构再解析(1)

　　【HighDiy点评：本文转载自HKEPC。与Intel Core vs. AMD K8:CPU架构分析(图文)一文相比，内容有重复之处，不过，其中也颇有值得一看之处。】

　　Intel将于下月正式推出全新Core架构桌面CPU，核心代号Conroe，将命名为Core 2 Duo/Extreme家族，究竟新一代架构对比上代Netburst有何改善呢?!本文将详细分析Core架构，并率先找来顶级型号Intel Core 2 Extreme X6800与AMD Athlon 64 FX-62作对比测试。

频率、多核心、架构

　　作为全球半导体的龙头，Intel很久没有受到如此重大的威胁，竟让AMD的K8架构CPU抢走x86桌面市场及伺服器市场占有率超过2成以上，究竟Intel在那里出现问题了!?

　　在传统的CPU市场上，消费者喜欢以频率来衡量CPU的性能，频率越高性能越好彷佛就是定理，如果在相同架构下这个说法并无错误，但如果比较不同架构产品，却会出现严重的误差，然而在旧日Intel雄霸市场的日子，大部份消费者也是使用相同的产品下，频率却正好是最简单直接的比较单位。

　　或许Intel也明白到普遍用户的看法，故此在2000年发布采用Netburst架构的Intel Pentium 4 CPU，明确地透露了高频率政策的取向，大幅地增高Pipeline Stage让产品拥有优秀的频率提升能力。虽然外界批评Netburst架构是高频率低性能的产品，但相信原因是人们把它和晚三年推出的AMD K8架构作比较吧。其实在当时来说，Pentium 4绝对是划时代的设计，例如为了让Pentium 4 CPU能善用其较长的Pipeline Stage设计，大幅改良了Branch Prediction，其Branch Predictor比上代P6架构高出8倍达4KB，估计可令Branch Prediction出错减少达1/3，首次加入Trace Cache设计并储存了12K已被解码的Micro-Ops指令，取代传统L1 Cache设计减少了在运算需要解码的时间，亦能缩短Branch misprediction出现的延误，容量较少的L1 Cache设计亦令核心频率更易提升。部份核心设计将运作于频率的两倍，例如两组Fast Integer、Integer RF、Bypress Network、其中一组ALU及AGU(Load &Store)等等，2000年Netburst架构的Pentium 4震撼了整个业界，令对手AMD K7架构产品受到严峻压力，只能以较低廉的价格作出还抗。

　　无疑产能和生产技术绝对是Intel的传统强项，AMD如勉强地与Intel在频率上竞赛只是自寻死路。因此，AMD选择了在架构上作出改良，提升每周期的指令处理数目，可是在频率等于性能的传统市场心态，要改变这种误解可说是近乎不可能的任务。纵使如此，AMD也只有这条唯一途径和Intel抗争，它们强调著执行效率比频率作为指标更为准确，提出效率等于频率乘以每周期的指令处理数目，并以P-Rating代替频率作为CPU的型号，初时人们对P-Rating还不太接受，但在AMD苦苦经营下亦开始得到了认同。

　　性能 = 频率 x 每时钟周期执行指令数量

相反，Intel还是深信他们自己的生产技术及产能，认为在生产技术不断提升下，频率数字及性能将继续发展，并没有打算推出全新的架构对抗AMD K8的入侵，我们可以从Intel推出Netburst架构改良版本的Prescott CPU得悉，把Pipeline Stage由20层进一步提升至31层，让频率再进一步提升，当时Intel更夸口下一代Tejas CPU可达至5GHz，可惜在还没有超越4GHz的门槛时，Intel产品的功耗已达难以接受的水平，在频率不断增加而生产技术无法突破下，功耗将成为Intel最大的考验，并且是现阶段技术是无法完全解决的，这迫使Intel的执行长在公开场合下跪表示，我们还是没法子达成4GHz，过份自信生产技术最终竟成为了自己的障碍。

　　功耗 =Dynamic Capacitance x 电压 x 电压 x 频率

　　在频率发展停滞不前下，Intel需要寻找除频率之外提升性能的方法，多核心技术成为未来的大趋势，AMD和Intel同时在2005年各自推出了双核心设计的CPU产品，但Intel在设计上却明显地较AMD落后，主要原因是AMD在企划是已推算CPU未来大方向将趋向多核心设计，并在设计K8核心初期加入System Request Interface & Crossbar Switch，让双核心可以在CPU内部的进行资料交换，例如CPU 0需要读取CPU 1 L2 Cache的资料，就只需要向System Request Interface提出要求并透过Crossbar Switch就把取读资料，优秀的Hyper-Transport双向的传输设计，加上内建内存控制，无需要透过北桥读取系统内存以减少延迟，都为K8在多核心大战占尽先机。相反，Intel早年还是确信频率将会因制程进步而保持高增长，在Prescott核心之后还会出现更高频率的Tejas核心，可高达5GHz的频率如果能解决功耗和热量的问题，再配合Hyper-Threading多线程技术，理论上在短时间内并无推出双核心产品的需要，因此在产品的设计规划上并没有为多核心留下伏笔，要反胜对手唯一的途径就必需从根本的架构设计着手。

　　要设计一个全新的架构绝非一朝一夕的事，但Intel在各市场上的占有率节节下滑已到了不能再等的地步，幸好Intel在早年明白到Netburst架构设计的CPU，在功耗表现上欠佳，因此成立行动CPU研发队伍，专门开发针对行动电脑的架构产品，在初推出的Banias核心Pentium MCPU已有出色表现，及后Dothan核心甚至双核心的Yonah亦一直保持高效率低功耗的水准，因此Intel决定放弃Netburst架构，把行动CPU架构作出改良以减少全新架构的开发时间，或许这队位于以色列的开发团队并没有想到自己将会变成Intel救星。