Intel Core处理器技术解析(1)

文章出处：天极网  作者：HighDiy 点评  发布时间：2006-03-20

　　【HighDiy注：本文转载自天极网，原文标题为《NetBurst的继承者 Core微处理器架构技术解析》，尽管从Intel的产品序列上看，Core的确是NetBurst的接班人，但从技术角度，二者并没太多的继承关系，那样的说法有引起歧义之嫌。】

　　俗话说：“穷则变，变则通”。Intel现在也穷，这不是财政上的穷，而是产品线不力，被对手已经逼到了“山穷水尽”的地步了。因此Intel也变，但这一路而来的变化探索却是曲折漫长，荆棘遍布。因此，历经一年的酝酿，Intel号称兼顾“性能、功能与省电”的Core微处理器架构处理器，终于在3月份的IDF上正式登场。

　　Intel表示，Intel Core微处理器架构为具备最佳化电源使用效益的处理器提供开发基础，此最佳化效益首见于Intel Core Duo处理器。它延续了笔记型Intel Pentium M处理器微处理器架构的省电设计理念并发扬光大，加入许多先进的创新技术以及现有Intel Pentium 4处理器技术，例如更宽的数据通道与串流指令……下面就让我们看看Intel最新的微处理器架构到底有什么过人之处！

一、采用先进的65nm制程

　　相对于此前的Proscott核心，Core核心第一个改进之处是采用65nm制造工艺。其实Intel在数年前就已经展开了65nm制造工艺的研究。2003年11月，Intel就开始使用65nm工艺来制造4Mb静态随机存取存储器(SRAM)；而在2005年65nm工艺就已经进入实用阶段。2005年下半年采用65nm工艺的Yonah移动处理器就已经与我们见面，到2006年Intel在Presler核心上已经全面引入65nm生产工艺。

　　与90nm工艺相比，Intel的65nm工艺沿用了90nm工艺和以往使用的很多成熟技术，比如300mm直径的晶圆、硅化镍栅极、1.2nm二氧化硅栅极电介质、低介电碳掺杂氧化物(Low-K CDO)、铜连接工艺等。除此之外，65nm工艺还拥有一些新特性：将从90nm工艺开始使用的应变硅技术升级到第二代，使得晶体管的效率更高；此外，8层金属传导层堆叠比90nm工艺的7层增加了一层，接触栅极节距也减小到220nm，使得晶体管密度进一步加大；采用更新的光刻技术，以便制造出35nm宽的栅极。

　　Intel与AMD的处理器都是由CMOS(互补金属氧化物半导体)组成的，CMOS包括N型和P型两种晶体管，由源极、栅极和漏极组成，在栅极和其他两级之间有一层栅极(绝缘)电介质。在NMOS中，载流子是带负电荷的电子，当NMOS的栅极电压高的时候，电流处于“开”的状态，电压低的时候处于“关”的状态。而PMOS的载流子是带有正电荷的空穴，开关状态与NMOS正好相反。

　　随着制造工艺的进步，晶体管的体积变得越来越小，问题也随之而来。在130nm及以前工艺的时候，由二氧化硅制成的栅极电介质的厚度足以阻挡电子的通过，由于漏电带来的损耗功率非常小。但当制造工艺发展到90nm工艺的时候，栅极电介质的厚度减少到了1.2nm，仅仅是5个原子层的厚度，由于隧道效应，电子可以从其中穿过，带来的后果就是漏电量和发热量的增加。源极与漏极之间的硅层也越来越薄，在晶体管处于“关”状态的时候产生了严重的阈下泄漏。

　　这两种泄漏电流给晶体管增加了沉重的负担。此外，源极也在向硅基板泄漏电流。根据Intel的相关研究，如果没有任何技术措施，65nm工艺CPU漏电功率将达到100W—150W，而45nm工艺的CPU仅仅阈下泄漏功率就将达到100W，总发热量足以使CPU在开机数秒钟之内烧毁。针对这一问题，有什么解决方法呢？

　　为了提高晶体管的工作效率，降低动态能耗，Intel在90nm工艺中引入了单轴应变硅技术。其基本的思想就是减小源极与漏极之间的电阻，使得工作电流(Ion)更大，以提高晶体管的响应能力。应变硅技术在栅极氧化物层下面使用了一层极薄的单晶硅，并对其预施加张力或者压力，改变原有的晶格结构。

　　对于NMOS来说，载流子是电子，使用高张力的氮化硅陶瓷薄膜帽，对硅晶格施加张力，加大硅原子的距离，可以让电子更方便地通过，提高Ion；对PMOS而言，载流子是空穴，使用选择性硅锗源极/漏极，可以施加压力提高空穴密度，从而加大Ion。65nm工艺依然沿用了90nm工艺的基本原理，但将应变硅技术提升为第二代，进一步提高了工作电流(Ion)和漏电电流(Ioff)之比，与90nm工艺相比，使得晶体管的工作电流提升了15%，漏电电流降低了4倍。

　　随着工艺的改进，晶体管的栅电容也有了进一步的下降。65nm工艺的栅极氧化物二氧化硅层的尺寸没有变化，仍然维持着1.2nm的厚度，但栅极长度减少为35nm，这使得栅极电容下降了大约20%，加上工作电流的提高，带来的好处是使晶体管的切换频率提高了1.4倍。

　　在65nm工艺制程的SRAM中，Intel还引入了休眠晶体管模式来降低能耗，这一技术也将被引进65nm工艺制程的Core核心中，减少缓存的发热量。在SRAM缓存子块上连接一个NMOS休眠晶体管，使其在空闲时进入休眠状态，可以大幅度降低SRAM和ALU(算术逻辑单元)的电流泄漏。与90nm工艺中采用的体偏置技术相比，它的性能大约是后者的1~100倍。除此之外，堆叠效应也能够对降低能耗有一定的贡献。多重供应电压技术也是65nm工艺降低能耗的手段之一，它可以有效降低运行功率(Active Power)。通过这些技术，65nm工艺CPU的发热量将比90nm工艺有不小的降低。

共6页: 1 [2] [3] [4] [5] [6] 下一页